같은 조건을 논리 회로로 읽기

표의 결과가 어떤 경로로 계산되는지 보고 싶을 때

입장 규칙 (회원∧동의)∨보호자동행은 진리표로 모든 결과를 확인할 수 있지만, 입력 세 개가 어떤 순서로 결합되는지는 표만 보고 한눈에 잡기 어렵다. 논리 회로도는 각 입력이 게이트를 지나 중간 출력이 되고, 다시 다른 게이트로 들어가는 계산 경로를 선으로 보여 준다.

이 글의 회로는 전자 장치의 전압·지연을 측정한 그림이 아니라 불 값 계산을 설명하는 교육용 조합 논리 모형이다. 1은 참, 0은 거짓으로 대응한다. 실제 하드웨어를 설계하려면 전기적 특성, 타이밍, 팬아웃, 표준 기호와 안전 기준을 별도로 다뤄야 한다.

게이트 모양보다 입출력 규칙을 먼저 읽는다

AND 게이트는 모든 입력이 참일 때 참을 낸다. OR 게이트는 하나 이상 참이면 참을 낸다. NOT 게이트는 입력 하나를 받아 값을 뒤집으며 출력 끝의 작은 원으로 부정을 나타내기도 한다. 기호 모양은 표준과 도구에 따라 조금 달라질 수 있으므로 게이트 이름과 식을 함께 적는다.

선은 값이 이동하는 방향을 나타낸다. 갈라진 선은 같은 신호를 여러 곳에 보내는 것이고, 교차선은 접속점 표시가 있을 때만 연결된 것으로 읽는 표기 관례가 많다. 모바일에서 작은 접속점이 사라지면 오독하기 쉬우므로 교차를 줄이고, 연결과 비연결을 라벨로도 확인한다.

복합 규칙은 안쪽 게이트부터 계산한다

(P∧Q)∨R은 P와 Q가 먼저 AND에 들어가 중간값 M을 만든다. M과 R이 OR에 들어가 최종 출력 Y가 된다. P=1, Q=0, R=1이라면 M=0이고 Y=1이다. 회로의 왼쪽에서 오른쪽으로 선을 따라가며 각 게이트 출력에 값을 적으면 계산을 재현할 수 있다.

같은 입력이라도 게이트 연결이 P∧(Q∨R)이면 결과가 달라질 수 있다. 회로는 괄호 구조를 공간으로 드러낸다. 그러나 선 위치만 보고 괄호를 추측하지 말고 각 게이트에 출력 이름을 붙여 M=P∧Q, Y=M∨R처럼 식을 함께 기록한다.

NOT의 위치 하나가 부정 범위를 바꾼다

¬(P∧Q)는 두 입력을 AND로 결합한 뒤 결과를 뒤집는다. (¬P)∧Q는 P만 먼저 뒤집고 Q와 AND로 결합한다. 둘은 같은 식이 아니다. 첫 식은 P와 Q가 둘 다 참일 때만 거짓인 NAND이고, 둘째는 P가 거짓이고 Q가 참일 때만 참이다.

자연어에서도 “회원과 동의가 모두 확인되지 않음”은 ¬(P∧Q)와 “회원이 아니고 동의함” (¬P)∧Q가 다르다. 작은 부정 원의 위치나 선 하나를 놓치면 정책이 바뀐다. 부정되는 부분을 색에만 의존하지 말고 괄호, 게이트 라벨, 중간 출력 이름으로 반복 표기한다.

회로에서 식으로, 식에서 진리표로 왕복한다

검수는 한 방향 변환으로 끝내지 않는다. 회로의 각 게이트에 중간 출력 M1, M2를 붙이고 식을 적는다. 식에서 진리표를 다시 계산해 모든 입력 조합에서 회로 결과와 같은지 확인한다. 결과가 하나라도 다르면 선 연결, 게이트 종류, 부정 위치 중 하나가 잘못된 것이다.

반대로 원문 규칙을 식으로 만든 뒤 회로로 옮기고, 다시 회로에서 식을 읽는다. 처음 식과 마지막 식이 논리적으로 동치인지 진리표로 확인한다. 도형을 보기 좋게 재배치해도 이 동치가 보존돼야 한다. 그림의 대칭성과 계산의 정확성은 별개다.

회로가 잘 설명하는 것과 설명하지 않는 것을 나눈다

논리 회로는 불 입력이 어떤 연산을 거쳐 출력으로 변하는지 잘 보여 준다. 반면 신청자와 담당자 중 누가 입력을 만들었는지, 승인까지 얼마나 걸렸는지, 데이터가 어느 저장소에 남는지는 보여 주지 않는다. 그런 질문에는 스윔레인, 시퀀스, 데이터 흐름도가 필요하다.

또 회로 선이 실제 LLM 내부 뉴런 연결이나 모델 추론 기록을 나타낸다고 해석해서는 안 된다. 여기서는 사람이 만든 업무 조건을 불 연산으로 표현했을 뿐이다. LLM 시스템에 회로를 사용하더라도 “출력 길이가 제한 이하인가” 같은 외부 판정 규칙을 그리는 것이지 모델 내부 계산을 관찰한 것이 아니다.

LLM에는 연결 목록과 중간 출력을 요구한다

LLM에게 “예쁜 회로를 그려 줘”라고 하면 게이트 모양은 그럴듯해도 선이 끊기거나 식과 다른 회로가 나올 수 있다. 요청문에는 입력 정의, 정확한 논리식, 게이트 목록, 연결 목록, 각 중간 출력 이름을 요구한다. SVG나 Mermaid보다 먼저 텍스트 연결표를 받으면 계산을 검토하기 쉽다.

모델이 제안한 최적화 회로는 원래 식과 동치인지 별도 진리표로 검사한다. 드모르간 법칙으로 게이트를 바꿀 수 있지만, 교육용 그림에서는 단계가 너무 줄어 원문 대응이 사라질 수 있다. 목적이 설명인지 하드웨어 최소화인지 먼저 정한다.

잘못된 회로는 선 교차와 부정 위치를 숨긴다

수정 전 그림은 P선과 Q선이 교차했지만 접속점이 없어 연결 여부가 불분명했다. 선을 다른 높이로 나누고, 실제 분기에는 점과 신호 이름을 붙였다. 또 NOT 원이 작아 출력선에 가려진 부분은 원을 키우는 대신 주변 여백을 늘려 표준 비율을 유지했다.

두 번째 오류는 (P∧Q)∨R을 P∧(Q∨R)로 연결한 것이다. 시각적으로 균형을 맞추려 OR을 왼쪽에 둔 순간 괄호가 바뀌었다. 중간 출력 M=P∧Q를 먼저 확정하고 게이트를 재배치했으며, 8행 진리표에서 두 회로가 갈리는 입력을 확인했다.

완료 기준은 모든 선의 출발과 도착을 설명하는 것

회로 검수에서는 각 입력선이 정의된 신호에서 시작하는지, 모든 게이트 입력이 연결됐는지, 출력이 두 곳으로 분기하면 접속점이 있는지, NOT의 범위가 명확한지 확인한다. 사용하지 않는 입력과 연결되지 않은 출력은 삭제하거나 오류로 표시한다.

마지막으로 회로에서 논리식을 다시 읽고 진리표와 비교한다. 모바일에서는 글자를 줄이지 않고 복잡한 회로를 여러 단계로 나눈다. 화살촉과 선, 게이트 라벨이 겹치지 않아야 하며 색 없이도 읽혀야 한다. 계산 경로가 길다면 중간 출력 표를 회로 바로 아래에 둔다.

복사해서 쓸 수 있는 LLM 요청문

아래 요청문은 교육용 예시다. 원문을 함께 제공하고, 모델이 빈칸을 추측하지 않도록 금지 조건을 넣었다. 결과를 받으면 원문 문장과 노드·선의 대응을 사람이 다시 확인한다.

다음 불 규칙을 논리 회로 검토 자료로 바꿔 줘.
1. 입력·출력 신호의 이름, 자연어 뜻, 0/1 판정 기준을 표로 만든다.
2. 원문에서 승인한 논리식을 괄호까지 그대로 적는다. 모호하면 후보식을 분리한다.
3. AND·OR·NOT 게이트와 각 중간 출력 M1, M2를 목록으로 만든다.
4. 연결을 “출발 신호 → 게이트 입력 → 출력 신호” 형식의 표로 낸다.
5. 그 연결표와 일치하는 회로를 그린다. 교차선은 피하고 실제 분기에만 접속점을 표시한다.
6. 회로에서 식을 다시 읽고 모든 입력 조합의 진리표로 원래 식과 동치인지 검사한다.
7. 최적화가 설명 단계를 지우면 원래 회로를 유지한다.
8. 이 그림은 업무 규칙의 불 계산이며 LLM 내부 구조나 실제 전자 타이밍을 나타내지 않는다고 명시한다.

[규칙과 입력 정의] …

직접 실습하고 결과를 읽기

이 실습은 브라우저 안에 준비한 교육용 자료만 사용한다. 외부 LLM을 호출하거나 실제 기관 자료를 조회하지 않는다. 입력을 바꾸어 결과가 어떻게 달라지는지 보고, 설명과 맞지 않는 결과가 나오면 어떤 정보가 빠졌는지 적어 본다.

자료와 출처

아래 자료는 이번 글의 정의와 표기법을 확인하는 데 사용했다. 생각그림과 사례 문장은 원자료를 복제하지 않고 이 글의 교육 목적에 맞게 새로 구성했다.

• MIT OpenCourseWare, 6.004 Computation Structures — Digital Abstraction and Combinational Logic
• IEEE, IEEE Standard for Graphic Symbols for Logic Functions (IEEE Std 91/91a)
• Richard Zach 외, forall x: Calgary — 진리함수 명제논리와 진리표 의미론, 최신 온라인판