조지 불(George Boole)은 조건의 참·거짓을 기호식으로 계산해 같은 입력에는 같은 결과가 나오도록 했습니다. 실제 전기 회로에서 신호가 전달되는 데에는 시간이 걸립니다. 이번 회차에서는 불 대수가 정한 안정된 출력과 후대 회로 연구가 다룬 변화 도중의 출력을 구별합니다. 식이 맞아도 경로 시간이 다르면 잠깐 잘못된 값이 생길 수 있습니다.
01 · 불이 풀려던 문제
논리적으로 같은 1이 실제 시간표에서도 계속 1일까요?
함수 F=xy+(1−x)z를 생각해 보겠습니다. y=1, z=1이면 x가 0일 때도, 1일 때도 F=1입니다. 불 논리의 안정된 값만 보면 x가 바뀌어도 출력은 계속 1이어야 합니다. 그런데 회로에서는 xy 경로와 (1−x)z 경로가 서로 다른 수의 소자를 지날 수 있습니다.
x가 1에서 0으로 바뀔 때 xy가 먼저 0이 되고, 뒤늦게 (1−x)z가 1이 되면 두 항이 잠깐 모두 0입니다. OR 출력 F도 짧게 0으로 내려갑니다. 입력 전후의 올바른 값은 모두 1인데 변화 중에만 생기는 이 현상을 정적 1 해저드라고 합니다.
불은 기호식으로 안정된 논리 관계를 계산했습니다. 물리 회로의 전파 지연과 해저드 분석은 그 식을 실제 장치에 구현하면서 후대 연구자들이 더한 시간 문제입니다.
02 · 불의 식과 회로 시간을 함께 읽기
진리표에는 최종값을, 시간표에는 도착 시점을 적습니다
불의 식은 입력이 충분히 오래 안정된 뒤의 함수값을 정합니다. 시간표에는 입력이 바뀐 시각을 0ns로 놓고, 직접 경로 p=xy와 반전 경로 q=(1−x)z가 새 값에 도달하는 시각을 따로 적습니다. 각 경로가 바뀌기 전에는 이전 값을 유지한다고 단순화해 관찰합니다.
보완식: F = xy + (1−x)z + yz
y와 z가 모두 1인 동안 yz는 x와 무관하게 1입니다. 이 합의항을 더해도 안정된 진리표의 함수는 바뀌지 않지만 두 x 경로가 엇갈리는 동안 출력을 붙들 수 있습니다. 실제 회로에서는 새 경로에도 지연이 있으므로 설계 전체의 최소·최대 지연을 다시 검증해야 합니다.
03 · 불의 안정값과 실제 시간을 함께 확인하기
경로 지연을 바꾸고 짧은 0이 생기는지 살펴보세요
| 시각 | x 입력 | p=xy | q=(1−x)z | r=yz | 회로 출력 | 안정값 기준 |
|---|
‘해저드 만들기’는 직접 경로가 1ns에 0이 되고 반전 경로가 4ns에 1이 되도록 둡니다. 그 사이 3ns 동안 두 항이 모두 0입니다. 두 도착 시각을 같게 하거나 yz 항을 켜서 시간표와 판정이 어떻게 바뀌는지 확인하세요.
04 · 표에서 얻은 발견
진리표의 정답과 전환 중 파형은 서로 다른 질문입니다
시작과 끝의 F가 모두 1인데 중간 출력이 0이면 정적 1 해저드입니다. 반대로 시작값과 끝값 자체가 다르면 출력 전환은 함수가 요구한 변화일 수 있으므로 같은 기준으로 해저드라 부르지 않습니다. 시간표는 안정값 두 개와 중간 구간을 함께 보여 줍니다.
지연이 같은 경계에서는 이 단순 모형의 두 항이 같은 시각에 바뀌어 0 구간이 없습니다. 실제 회로에서는 제조 편차, 배선, 온도, 상승·하강 지연이 다르므로 ‘명목상 같음’만으로 안전을 단정할 수 없습니다. 합의항도 입력 y와 z가 고정되어 있을 때의 보호 원리입니다.
진리표는 입력 전후의 올바른 F를 확인하고, 시간표는 각 곱항이 새 값에 도착하는 때를 확인합니다. 해저드는 두 안정값이 같아야 하고 그 사이에 반대 출력이 나타나야 합니다.
05 · 오늘의 실제 적용
제어 신호를 쓰기 전에 최악 경로와 짧은 펄스를 확인합니다
현대 디지털 설계에서는 조합 회로의 전파 지연을 입력이 안정된 뒤 출력이 안정된 값에 도달할 때까지의 상한으로 다룹니다. 여러 게이트 경로에서는 각 경로의 지연을 더하고 가장 긴 경로를 전체 전파 지연의 기준으로 삼습니다. 짧은 펄스가 레지스터의 클록·쓰기 허용·비동기 초기화 같은 민감한 선에 들어가면 잘못된 동작을 일으킬 수 있어 정적 함수 검증만으로 끝내지 않습니다.
실무 도구는 게이트와 배선의 최소·최대 지연, 입력 전환, 공정 조건을 사용해 정적 타이밍 분석이나 시뮬레이션을 수행합니다. 이 표의 정수 ns는 원리를 드러내는 가상 사례입니다. 특정 부품의 안전 여부는 데이터시트와 실제 구현 조건으로 다시 확인해야 합니다.
① 불 식과 진리표로 안정된 기능을 검증합니다. ② 입력에서 출력까지 모든 경로를 찾습니다. ③ 최소·최대 도착 시각을 비교합니다. ④ 짧은 잘못된 펄스가 민감한 입력에 잡히는지 봅니다. ⑤ 식 보완·동기화·구조 변경 뒤 다시 검증합니다.
06 · 역사와 한계
불·섀넌·허프먼이 다룬 문제와 시대를 구별합니다
불의 1847년·1854년 저술은 논리 연산을 대수적으로 다뤘습니다. 클로드 섀넌의 1938년 논문은 스위칭 회로를 불 대수로 분석·합성하는 방법을 제시했습니다. 데이비드 허프먼의 1957년 논문은 해저드가 없는 스위칭 네트워크의 설계와 사용을 본격적으로 다뤘습니다. 전파 지연과 합의항 해저드 분석을 불이 직접 제안했다고 쓰면 시대가 뒤섞입니다.
화면은 두 경로의 순수 지연만 단순화한 사건 모형입니다. 아날로그 전압, 관성 지연, 여러 입력의 동시 변화, 배선 결합, 메타안정성은 포함하지 않습니다. 따라서 설명용 시간표이지 실제 회로 인증 도구가 아닙니다.
불의 문제: 안정된 입력과 출력의 논리 관계를 식으로 계산하기. 후대의 제안: 서로 다른 경로 지연과 해저드를 시간표로 분석하고 합의항 등을 검토하기. 오늘의 쓰임: 제어 신호의 짧은 오류와 최악 경로를 구현 전에 확인하기.
07 · 자료와 출처
불의 원전과 회로·해저드 연구
- 조지 불, “The Calculus of Logic”(1848) — 선택 함수와 기호 연산의 원전.
- 조지 불, 『An Investigation of the Laws of Thought』(1854) — 불의 논리 계산 체계.
- Claude E. Shannon, “A Symbolic Analysis of Relay and Switching Circuits”(1938) — MIT 학위논문과 서지 기록.
- David A. Huffman, “The Design and Use of Hazard-Free Switching Networks”(1957) — Journal of the ACM 원논문 기록.
- MIT OpenCourseWare, Computation Structures 3.1 — 전파·오염 지연과 회로 경로의 공식 강의 자료.
- 조지 불 초상 판화 · Wikimedia Commons — 1865년 1월 21일 게재, 공개 영역.